基于FPGA的智能串行通信板卡的设计与实现(2)

　　图6 部分配置寄存器

　　表1是两种寄存器部分标志位的定义。

　　4 实验结果与分析

　　上位机控制界面如图7所示，其功能是对每通道串口都可进行通信方式（HDLC/UART）、通信协议（RS 232/422/485）、校验方式及波特率、停止位、数据位等进行相应的选择及配置，波特率设置在当通信方式为UART下可用；在通信方式为HDLC下，接收时通过同步时钟接收数据，发送时可设置波特率选择所需要的同步时钟，停止位、数据位均不可用。在所有通道配置完毕后，点击配置按钮，则将各通道配置信息传送至FPGA的协议转换控制模块完成配置，配置完成后，弹出配置完成对话框，点击确定后即可进行每路通道的接收发送显示，接收发送效果如图7所示。

　　图7 上位机串行通信效果图

　　5 结语

　　本文设计并实现了基于FPGA的多协议串行通信模块，通过将三种通信协议集成于一块板卡上，大大提高了通信模块的高密度和集成度。FPGA通过接收上位机控制界面所设置的配置信息对各通道进行配置，使应用该模块的通信板卡能良好的兼容三种通信协议及同异步通信方式，解决了接口板接口过多、体积过大的问题。目前该板卡已在多套嵌入式系统中得到应用，运行良好，具有较好的安全性和可靠性。

　　参考文献

　　[1] ANSITIA. ANSITIA?232?F interface between data terminal equipment and data circuit?terminating equipment employing serial binary data interchange [S]. [S.l.]. ANSITIA， 1997.

　　[2] EIATIA. EIATIA/EIA?422?B electrical characteristics of ba?lanced voltage digital interface circuits [S]. [S.l.]： EIATIA， 1994.

　　[3] EIA. EIA TSB?89?A application guidelines for TIA/EIA?485?A [S]. USA： EIA， 2006.

　　[4] ANSI. ANSI SCSI X3.131?1986 standard [S]. USA： ANSI， 1986.

　　[5] PLX Technology， Inc. SDK user manual [M]. USA： PLX Technology， Inc， 2006.

　　[6] 吴德铭.基于PCI总线的高速串行通信研究与实现[D].厦门：厦门大学，2006.

　　[7] 朱勤，钱敏，杨翠军.嵌入式UART的设计及FPGA验证[J].通信技术，2012，45（1）：150?153.

　　[8] 张必英.基于FPGA的HDLC协议控制器的设计[D].哈尔滨：哈尔滨工程大学，2005.

　　[9] 高希权.异步传输方式的HDLC协议的实现[J].通信技术，2008，41（11）：78?80.

　　论文榜（www.zglwb.com），是一个专门从事期刊推广、投稿辅导的网站。
本站提供如何投稿辅导，寻求投稿辅导代理，快速投稿辅导，投稿辅导格式指导等解决方案：省级投稿辅导/国家级投稿辅导/核心期刊投稿辅导//职称投稿辅导。


期刊鉴别	论文检测	免费论文	特惠期刊	学术答疑	发表流程

搜索

基于FPGA的智能串行通信板卡的设计与实现(2)